文档介绍：一、设计题目
多功能数字电子钟
二、设计目的
1、掌握数字电路中计数、分频、译码、显示及时钟脉冲振荡器等组合逻辑电路与时序逻辑电路的综合应用。
2、掌握多功能数字钟电路设计方法、装调技术及数字钟的扩展应用。
三、设计内容及要求
1、基本要求
a)准确计时,以数字形式显示时、分、秒的时间;
b)小时以24进制,分和秒为60进制;
c)具有校时电路
2、设计数字钟的整体电路并画出电路图
3、组装、调试单元电路及整体电路
四、设计过程
查阅资料,了解数字钟电路的基本原理并画出原理框图
数字钟电路系统主要由主体电路和扩展电路两大部分组成,其中主体电路完成数字钟的基本功能,扩展电路完成数字钟的扩展功能。振荡器、分频器、计时电路、译码显示电路与校时电路五大部分组成数字钟的整体电路。其中计时电路即为时间的计时,校时电路主要是在时间不准确时调节时间到准确的时间点上。。
数字电子钟原理框图
由以上的原理图可知,本电路主要由振荡器和分频器产生1HZ(即1秒)的秒脉冲,用秒脉冲驱动计数器开始计时。因为每分钟60秒,每小时60分钟,所以应该有24进制的“时计数器”、60进制的“分计数器”、60进制的“秒计数器”。当“秒计数器”计数到59后,下一个脉冲到达时“分计数器”就进1,“分计数器”计数到59后,再来一个脉冲“时计数器”就进1。把秒计数器的输出进行译码、显示时钟秒。分计数器的输出经译码、显示时钟分。时计数器的输出经译码、显示时钟时。例如,当计时到20:59:59时,再来一个脉冲后,就会显示21:00:00。
60进制计数器
其中,“秒”和“分”的计数器都是60进制计数器,由一级十进制计数器和一级六进制计数器级联组成。十进制计数器的复位方法我们平常已经熟悉了(即用74LS90组成:其中R0(1)=R0(2)=R1(1)=R1(2)=0),6进制计数器的复位方法是:当CP输入端输入第六个脉冲时,它的四个触发器输出的状态为“0110”,这时QbQc均为高电平“1”。将它们相“与”(用两级“与非”门,保证复位信号为高电平)后,送到计数器的清除端Cr,使计数器复“0”,从而实现60进制计数。。
60进制计数器
24进制计数器
24进制计数器由两级十进制计数器级联、“与非门”和“非门”共同组成。原理为:当“时”计数器个位输入端CP脉冲到来第十个触发脉冲时,“时”的个位计数器复“0”,并向“时”的十位进位,在第24个触发脉冲到来时,“时”的个位计数器的四级触发器状态为“0100”,而“时”的十位计数器的状态为“0010”,这时“时”的个位计数器的Qc和“时”的十位计数器的Qb输出为“1”,把它们相“与”经两级反相器反相后,送到“时”计数器的清除端Cr,使计数器复“0”。使计数器复“0”。从而实现了24进制计数。。
24进制计数器
2、各单元电路的基本原理
①、振荡器
振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度,故本实验中选用石英晶体振荡器来构成振荡器电路。一般来说,振荡器的频率越高,计时精度越高,但耗电量增大。本振荡器采用CD4060,CD4060内部有一个振荡器和214的分频器,晶体振荡器采用32768