基于ANSYS仿真平台的DDR3混合建模分析V2.pdf

文档介绍：基于 ANSYS 仿真平台的 DDR3 混合建模分析
[孙岩,黎铁军,曹跃胜,李晋文,胡军]
[国防科技大学计算机学院,410073]
[ 摘要] 本文基于 ANSYS 仿真平台,针对 DDR3 高速并行总线进行混合建模研究,应用 SIwave 与
Designer 进行时频域协同仿真,对系统链路中各无源通道模型进行信号完整性分析对比,确
定通道中对信号质量和时序影响较大的部分,并对封装与 PCB 的建模方法进行研究,发现一
体化的建模方法能更加准确地表征封装与 PCB 的特性。
[ 关键词] SIwave,Designer,DDR3,混合建模
DDR3 Co-Modeling and Analysis Based on ANSYS
Simulation Platform
[Sun Yan, Li Tiejun, Cao Yuesheng, Li Jinwen, Hu Jun]
[School puter Science, National University of Defense Technology, 410073]
[ Abstract ] This paper is based on ANSYS simulation platform and performs the co-modeling research
aiming at the DDR3 high speed parallel bus. Time domain and frequency domain
co-simulation is applied by Slwave and Designer. Signal integrity of passive channel models
in the system link are analyzed pared to ascertain the most influencing part which
works on the signal quality and timing in the channel. Technique of packaging and PCB
modeling is also studied and found that the integration modeling represents more accurate.
[ Keyword ] SIwave, Designer, DDR3, Co-Modeling
1 前言
DDRx 和 SerDes 高速通道广泛应用在数据通信、图像处理、大容量数据读写等领域,
成为数字电路中高速总线的设计趋势。其中,作为典型并行总线结构的 DDR 技术被广泛应
用于内存总线设计中,以提高访存速度与带宽,满足高速数据传输的需求。但 DDR 技术的
不断更新换代,使得系统设计中信号完整性问题变得越发突出,不仅对系统设计提出了严
峻的挑战,甚至成为 DDR 系列升级中限制传输速率进一步提高的瓶颈。
针对信号完整性问题,仿真与设计相协同的分析方法已成为最为有效的解决途径之一。
而仿真的有效性与可信度取决于仿真算法与模型的精准性。因此,本文在基于 ANSYS