文档介绍：题号: D
武汉理工大学第四届电工电子
创新设计大赛设计报告
题目: 简易逻辑分析仪
评分标准:
项目
满分
得分
基本要求
论文结构完整性
10
理论分析与计算
20
硬件电路设计与器件选择
45
分析及结论
20
创新特色
5
总分
摘要
本系统逻辑分析仪部分采用fpga与51单片机协同处理的方式进行设计,其中fpga负责数据采集和触发提取等,单片机负责液晶显示的驱动和系统功能的选择控制等,充分发挥其各自的优势。采用12864液晶完***机交互菜单显示和逻辑图形的显示。信号发生器部分则以51单片机为核心,采用独立按键,流水灯,及数码管丰富显示界面,实现了分路信号的按键输入和显示,并且采用锁存器扩展输出能力,也实现了输出电平为TTL的要求。
系统充分考虑性能的要求,在完成所有功能的前提下尽量寻求降低成本,便携使用等方法,采用fpga不仅提高了设计的效率,而且拓展了使用频带,带来了更加稳定的性能,系统还创新式地选择12864液晶作为菜单输出和波形输出显示端,不仅充分发挥了其潜在性能,而且降低了利用示波器等仪器带来的高昂价格与不便,通过静态存储单元还实现了设置掉电保护功能和波形记忆功能。数据采集模块的输入电路中的程控迟滞比较器,提高了输入信道的抗干扰能力。
关键词逻辑分析仪单片机静态存储迟滞比较器
目录
摘要 1
1方案论证及选择 1
1
1
2
2
2 理论分析与参数计算 3
3
3
3 系统设计 3
序列信号产生器的实现 3
逻分析仪设计 4
4
采集触发模块设计 6
信息处理与显示模块 7
4 软件设计 8
8
9
5 仿真与分析 10
10
11
11
信号处理模块仿真 11
13
6 小结与体会 14
参考文献 14
附录 15
1方案论证及选择

利用普通的74系列移位计数器构成数字信号发生器,纯单片机方式实现逻辑分析仪。
图 1-1 方案一结构框图
系统结构如图1-1所示,数字信号发生器部分采用74系列的移位计数器的基本功能,通过拨码开关向置数端预置循环序列,通过TTL驱动输出数字信号。逻辑分析仪部分的门限电压由电位器控制。这种方法单片机除了完成基本的数据分析外,还需要完成对逻辑数据的采集、存储、显示等大量控制工作。

由单片机产生数字信号序列,由另外两片单片机构成逻辑分析仪。
图 1-2 方案二结构框图
系统结构如图1-2所示,在信号产生上方案二采用单片机方案,数码管显示循环序列码状态,在逻辑分析仪部分,该方案的特点是双单片机结构,二者通过串口通信,下位机单片机3只负责显示,上位机单片机2通过D/A输出程控的门限电平。本方案解决了显示与数据采集处理不能同时工作的矛盾。

由单片机产生逻辑序列,采用流水灯和数码管丰富显示功能,数据采集与检测部分采用fpga芯片完成,单片机完成系统功能的控制,12884液晶完成菜单界面的显示和逻辑图形的显示。
图1-3 方案三结构框图
系统结构如图1-3所示:系统分为三大部分:数字信号发生模块、信号采集模块、显示控制模块。硬件设计上包含两块单片机、一块FPGA,利用FPGA高速处理的特点,实现采集工作,弥补了单片机在高速采集和实时显示的弱点,使整个系统的处理能力远超过当前微控制器的水平,这使设计十分具有发挥的空间。而且通过合理地划分软硬件的工作量,将使软件控制和软件编写变得容易。同时创新式采用12864液晶分时显示功能菜单显和逻辑波形,避免了使用示波器显示波形带来的不便和价格的高昂,同时充分发挥了12864的实时绘制波形的能力。

方案一的优点是系统规模较小,成本较低。但是功能受到限制,并且由于单片机本身速度的限制,它不能适应显示高速数字信号采集的要求,不利于对系统功能和指标的发挥。
方案二,主体由软件构成,编程量大,而且单片机在数据处理上发挥余地较少,而且由于单片机时钟的限制仍然无法适应高速应用的场合。
方案三利用了FPGA的系统加速方案,容易达到发挥部分的要求,而且还具有一定的优化和扩展余地,我们将软硬件的工作量进行了合理的划分,可以确保作品在规定的时间内高质量完成。
综合上面方案的优缺点分析,方案三不仅在信号发生部分和采集处理部分丰富了