文档介绍：:..毕业设计说明书基于FPGA的CRC编解码器的设计专业电气工程及其自动化学生姓名班级电气115学号指导教师完成日期2015年6月5日盐城工学院本科生毕业设计说明书(2015)毕业设计说明书独创性声明本人声明所呈交的毕业设计说明书是本人在导师指导下进行的研究、设计工作后独立完成的。除了文中特别加以标注和致谢的地方外,说明书中不包含其他人己经发表或撰写过的研究成果。对本文的研究所做贡献集体和个人,均己在说明书中作了明确的说明并表示谢意。本人完全意识到本声明的法律后果由本人承担。毕业设计说明书作者签名(手写):日期:年月日指导教师签名(手写):日期:年月日基于FPGA的CRC编解码器的设计摘要:CRC校验码是数据通信领域中最常用的一种差错校验码,其特征是信息字段和校验字段的长度可以任意选定。它依靠某种数学上约定的形式进行检查。校验的结果是可靠或不可靠,如果可靠就对数据进行处理,如果不可靠,就丢弃重发或者进行修复。CRC检验的基本思想是利用线性编码理论,在发送端根据要传送的k位二进制码序列,以一定的规则产生一个检验码r位(就是CRC码),附在信息后面,构成一个新的二进制码序列数共(k+r)位,最后发送出去。接收端根据同样的规则校验,以确定传送中是否出错。CRC循环冗余校验具有比奇偶校验强得多的检错能力。在实际设计中CRC校验码获得了非常广泛的应用。本论文首先介绍了FPGA的基本知识,包括对FPGA的开发软件工具QuartusII和硬件描述语言VHDL的详细介绍,然后对循环校验码的原理进行了分析,给出设计方案,进行编写VHDL代码设计,用QuartusII软件自动生成封装图进行连线,利用Modelsim进行软件仿真,并对结果与进行验证,验证显示设计完全正确。关键词:CRC;VHDL;FPGA;检错全套设计加扣 odecircuitdesignbasedonFPGAAbstract:munications,,ifitsreliable,thenprocessthedata,ifitsnotreliable,,ordingtok-bitbinarycodesequencetobetransmitted,incertainrulestogeneratearbits-checksum(thisisCRCdata).Andattachedtheinformationtotheback,toformanewbinaryTotalnumberofcodesequences(k+r)bits,,,bewritteninVHDLcodedesignautomaticallygeneratedbytheQuartusIIsoftwarepackage,,:CRC;VHDL;FPGA;errordetection目录1概述 22算法实现