文档介绍：中国科学院计算技术研究所
硕士学位论文
深亚微米VLSI设计中的信号完整性问题研究
姓名:徐君
申请学位级别:硕士
专业:计算机系统结构
指导教师:胡伟武
20050601
法等,然后将重点放在倒ひ障铝号处理器访存模块的信号完整性实现流程。度、速度差异,,它代表着信号质量和信号经传输后出响应,而当信号不具备这样的能力时,即出现了所谓的信号完整性问题,表现就是信号完整性问题愈加突出。另一方面,由于人们对更高性能和更高频率的要求,也使得信号完整性问题不容忽视。今天,信号完整性问题与功耗一起,正成为制约本文首先阐述了串扰研究领域的热点问题,如模型建立、估算技术、避免与修复方为此文章比较了市场上最著名的串扰分析工具如连线耦合电容、驱动器强度、信号转换时『日】等因素与串扰噪声的关系,最后通过访存ひ障碌木ǘ纫G螅揖哂懈俚闹葱惺蔽剩行ПVち诵酒峤坏淖詈笃谙蕖关键词:信号完整性;串扰:功能噪声:延迟噪声;耦合电容:静念噪声分析仍然返墓δ芴匦浴A己玫男藕磐暾砸G笮藕旁谛枰J比阅芤匀返氖毙蚝偷鏙鹤狭义的信号完整性问题可分为两类:串扰噪声和电压降碔阋宸段诨应包括电子迁移、热电子衰减、导线自热等现象。这其中,由耦合电容引起的串扰噪声是芯片内部最主要的信号完整性问题。其危害体现在,『日捅3质薄喝認错误,还会影响电路功能,导致芯片故障。伴随着工艺进入深亚微米时代,数字芯片内部的模拟现象逐渐增强,其重要设计继续发展的主要瓶颈。和脑诵谢砑熬模块实例成功设计出处理信号完整性问题的解决方案。实验证明,该方案不但符合
:.,.,,.,甌,
图目录图耦合电容和对地电容引发延迟随工艺尺寸发展对比曲线图嗦胧蛳罨登樾蔚姆D芄皇棺芟呒铀佟图黾右籒骞芴岣叨呒醇ǖ缪埂图岷系愎ぞ叩男藕磐暾陨杓屏鞒獭图岷洗旁肷木蔡毙蚍治图岷戏治鲇胗呕男藕磐暾陨杓屏鞒獭图杓扑枷氲淖1图肷桃祷疎工具结合的一个信号完整性设计流程⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图最简单的互连线串扰模型图瓦连线串扰的四种情况图功能噪声和延迟噪声对电路性能的影响图跋斓缏饭ぷ餍阅堋图串扰的输出电压波形⋯⋯⋯⋯⋯⋯图串扰噪声的集总模型⋯⋯⋯⋯⋯⋯⋯图串扰噪声的兀。模型⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图串扰噪声的#P汀图耦合电容的解耦合⋯⋯⋯⋯⋯⋯⋯⋯。图输入信号近似图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图插入缓冲器自蟠旁肷冉稀图有向噪声图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。图无向耦合图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图褂肒种坡┑缭肷图乖旎ゲ筆型网络阻止外部噪声⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.⋯⋯⋯⋯⋯⋯⋯⋯.⋯⋯.⋯.⋯
做串扰时序分析运行机制⋯⋯.图噪声余量定义⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯输入输出数据图褂肅鼋岷显肷氖毙蚍治隽鞒獭图胢稍肷夂陀肅龃欧治隽鞒掏技跋嘤疟尽进行串扰延迟分析步骤⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图毙騣恍约觳橐抡媸导实缏匪貌ㄐ仿真荒P退貌ㄐ图噪声峰值随耦合电容变化波形⋯⋯⋯⋯⋯⋯图输入信号斜率影响噪声峰值⋯⋯.图串扰引起受扰线输出延迟增加⋯.图串扰增加的延迟随耦合电容变化情况图苋畔咚跎俚难映偎骜詈系缛荼浠榭觥图图运用逻辑关系避免产生悲观结果⋯⋯⋯⋯⋯⋯图多畔咔榭鱿碌缟秆∈疽馔肌图功能噪声特性⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图功能噪声的四种分类⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图单元输出端稳态摺图反相器直流传输曲线及逻辑错误示意⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图噪声免疫曲线⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.⋯⋯⋯⋯⋯深盯微米设计中的信弓完整忤问题研究:豳目录。..⋯。⋯.
图实现访存模块物理实现的设计流程及所使用的工具⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯鞒趟木咛骞ぷ鳌J较率毙蚵肪斗治觥弧串扰分析流程⋯.图苋畔哂敫扇畔咦;皇薄篐衅坪笏檬苋畔哐映俦浠榭觥图鄄煸肷庖咝缘哪P汀图涑鲈肷胧淙朐肷诓煌逯岛涂矶惹榭鱿碌亩员取图煌ひ障鹿δ茉肷骜詈系缛荼浠榭鲎晖肌图煌ひ誇延迟噪声随耦合电容变化情况坐标图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.∠睢诳肯呖J记氨苊獯诺纳柚谩进行串扰分析流程⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.的菜单选项⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯深弧微米设计中的信暾参侍庋芯浚籰兰柯■
表目录圆糠质笛榱卟獾枚缘氐缛荨表实验测得各层会属对地电容近似值⋯⋯表根据稳念呒扑愕刃У缱琛表肷逯邓婊龊系缛荼浠榭觥表噪声峰值随干扰线驱动端变化情况⋯⋯