文档介绍：天津大学
硕士学位论文
全差分1GHzCMOS锁相环频率综合器设计
姓名:陈铭义
申请学位级别:硕士
专业:微电子与固体电子学
指导教师:毛陆虹
20070101
摘要关键词:压加上峰峰值为德饰的正弦信号后,,设计了一个产生射频本振信号的锁相环频率综合器。整体锁相环电路采用宽环路带宽来抑制压控振荡器的相位噪声,同时采用全差分结构来抑制电源电压噪声,衬底串扰噪声以及从电路内部和外部耦合的共模噪声。整个频率综合器经过了从系统级到电路级的完整前端设计。在系统级设计上,使用的工具优化了环路带宽的取值并进行了时域的行为级仿真;在电路级设计上,设计了所有关键模块,并使用哉体电路进行了仿真。仿真表明,在,琭ひ战窍拢闷德首酆掀魇涑龅谋菊裥藕牌德均能正常锁定到,并且建立时间小于挥灯ùΦ南辔辉声分别为./,./,./,在频偏处的毛刺功率分别为..。给除压控振荡器之外其它模块的电源电然位于,并且基本不影响频偏处的毛刺功率,位于灯处的毛刺功率分别为,。仿真结果表明,该锁相环频率综合器达到了设计指标,可以应用于两次变频的“宽带中频”集成接收机。
—舶甌,.篜,甒甌,.珻,琹..瑃...,一/,疕疕.,,瑂,瑆
缈签字日期:唧舞多谢叩年/月≥学位论文作者签名:弘铭《学位论文作者签名:弘铭之签字露赣:矽辍傥善日独创性声明学位论文版权使用授权书或撰写过的研究成果,也不包含为获得鑫凄盘鲎或其他教育机构的学位或证本学位论文作者完全了勰基生基堂有关傈嫠、使用学位论文的规定。特授权丞盗盘茎可以将学位论文的全部或部分内容编入有关数据库进行硷书两使用过的材料。与我一同工作的同志对本研究所做的镊何贡献均已在论文中本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的研究成果,狳了文中特别宓羹以标注和致谢之处外,论文中不包含其他人已经发表作了明确的说明并表示了谢意。签字日期:索,并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校囱藏家有关郝门或机构送交论文的复印件和磁盘。C艿难宦畚脑诮饷芎笫视帽臼谌ㄋ得导师签名:
第一章引言背景近年来,无线通信市场的蓬勃发展对射频收发机设计者提出了诸多崭新的设计问题,设计低成本,低功耗,小体积的无线收发机系统成为了这些问题中的核心。使用单一的工艺来集成射频收发机与基带处理单元,给这些问题提供了很好的解决方案。随着工艺的不断进步,按比例缩小晶体管的性能和速度按指数级规律提高,因此高度集成的射频收发机的设计方案是可行性的。通过不断提高的集成度,射频收发机的成本,功耗和体积正在不断减小。在不远的将来,集成射频收发机将会使用最少的片外部件来提供一个可靠的从射频信号到基带信号之间的接,广泛地应用在各个领域【俊】。频率综合器挛募虺破底是射频接收机的重要模块,其作用是产生本振信号,用来进行射频信号和基带信号之间的频率转换和信道选择。为了将射频信号调制到基带信号,同时避免信道串扰并且降低误码率,频综产生的本振信号的频率必须足够精确,并且相位噪声必须足够低。然而,在高度集成的频率综合器中,要实现低相位噪声的要求,是非常困难的。这是因为:首先,集成频综中的片上压控振荡器只能采用低档钠喜考蚎值会使压控振荡器的相位噪声性能变差。其次,高度集成的射频收发机系统通常会包含基带数字电路和疍转换器等大量数模混合电路。数字电路的频繁开关,会引起电源电压噪声和衬底串扰噪声。同时,其它片内的噪声可能在互连线之间相互耦合,外界环境的噪声也有可能通过各种方式耦合到片内,所有这些因素都会极大地影响相位噪声。在高度集成的系统中,使用相位噪声性能较差的压控振荡器来设计低相位噪声的频率综合器,长久以来一直是对射频集成电路设计者的一大挑战。本课题的设计就是在这样的背景下产生的。为了减小压控振荡器的高相位噪声带来的影响,可以使用宽环路带宽的锁相环频率综合器,同时使用低噪声的片外晶振作为锁相环的输入。由于锁相环对压控振荡器的相位噪声有高通滤波的作用,而对输入晶振噪声有低通滤波的作用,因此增大环路带宽可以使输出的相位噪声更多地依赖于低相位噪声的晶振,从而更好地抑制压控振荡器的相位噪声。由于高环路带宽通常需要高频的晶振,这种方法最适于宽信道间隔的频率综合器,因此也就适用于甦甤构架的接收机,比如两次变频的“宽带中频邮栈T谡庵纸邮栈校枰A礁銎
文章结构频率综合器达到了设计指标,可以应用于两次变频的“宽带中频’’集成接收机。率综合器,一个是固定频率频综,用来产生固定的射频本振信号,另一个是可变频率频综,用来产生可变的中频本振信号。所有信道内的射频信号首先通过与固定的射频本振信号混频,被全部下移到中频信号,然后再与可变的中频本振信号混