文档介绍：学海无涯EDA期末试卷一、、CMOS代和ASIC三个阶段。、设计实现、实际设计检验和下载编程四个步骤。EDA设计输入主要包括图形输入、HDL文本输入和状态机输入。时序仿真是在设计输入完成之后,选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。、常量和信号,它们是用来存放各种类型数据的容器。图形文件设计结束后一定要通过仿真,检查设计文件是否正确。以EDA方式设计实现的电路设计文件,最终可以编程下载到FPGA和CPLD芯片中,完成硬件设计和验证。MAX+PLUS的文本文件类型是(后缀名).VHD。在PC上利用VHDL进行项目设计,不允许在根目录下进行,必须在根目录为设计建立一个工程目录(即文件夹)。1学海无涯VHDL源程序的文件名应与实体名相同,否则无法通过编译。二、选择题:。在EDA工具中,能完成在目标系统器件上布局布线软件称为(C)+PLUSⅡ的(D)命令,可以精确分析设计电路输入与输出波形间的延时量。(A)(C)…,用语句(D)表示clock的下降沿。’’EVENTANDclock=’1’=’0’’EVENTANDclock=’0’IP核在EDA技术和开发中具有十分重要的地位;提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为。,在下面对综合的描述中, 是错误的。D综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;综合就是将电路的高级语言转化成低级的,可与FPGA/CPLD的基本结构相映射的网表文件;为实现系统的速度、面积、性能的要求,需要对综合加以约束,称为综合约束;综合可理解为一种映射过程,并且这种映射关系是唯一的,即综合结果是唯一的。3学海无涯18大规模可编程器件主要有FPGA、CPLD两类,下列对FPGA结构与工作原理的描述中,正确的是C。;FPGA是基于乘积项结构的可编程逻辑器件;基于SRAM的FPGA器件,在每次上电后必须进行一次配置;在Altera公司生产的器件中,MAX7000系列属FPGA结构。19进程中的信号赋值语句,其信号更新是 C 。;;;。;一个设计实体(电路模块)包括实体与结构体两部分,结构体描述。;;;。,其综合结果可实现。,主要考虑提高资源利用率减少功耗(即面积优化),以及提高运行速度(即速度优化);指出下列哪些方法是面积优化。B①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法A.①③⑤B.②③④C.②⑤⑥D.①④⑥23下列标识符中, 是不合法的标识符。,请找出以下数字中最大的一个: 。#1111_1110##276##170##E#,哪一个不具有逻辑综合功能: 。+、EDA名词解释,写出下列缩写的中文(或者英文)含义:::(通用异步收发器)ISP在系统编程IEEE电子电气工程师协会ASIC专用集成电路LAB逻辑阵列块四、VHDL程序填空:(10分)LIBRARYIEEE;--;;ENTITYPULSEISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC_VECTOR(7DOWN