文档介绍：EDA期末试卷一、填空题  MOS时代      、  CMOS代       和 ASIC        三个阶段。、设计实现 、实际设计检验 和 下载编程  四个步骤。 图形输入 、 HDL文本输入  和 状态机输入 。,选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为 功能仿真  。  变量 、 常量和   信号,它们是用来存放各种类型数据的容器。 仿真 ,检查设计文件是否正确。,最终可以编程下载到  FPGA      和  CPLD      芯片中,完成硬件设计和验证。+PLUS的文本文件类型是(后缀名)  .VHD      。,不允许在   根目录         下进行,必须在根目录为设计建立一个工程目录(即文件夹)。  实体名       相同,否则无法通过编译。二、选择题:。,能完成在目标系统器件上布局布线软件称为(C)                             +PLUSⅡ的(D)命令,可以精确分析设计电路输入与输出波形间的延时量。                                              (A)                               ( C)           …,用语句(D )表示clock的下降沿。’EVENT       ’EVENT AND clock=’1’              =’0’           ’EVENT AND clock=’0’;提供用VHDL等硬件描述语言描述的功能块,但不涉及实现该功能块的具体电路的IP核为__________。,在下面对综合的描述中,_________是错误的。;,可与FPGA/CPLD的基本结构相映射的网表文件;、面积、性能的要求,需要对综合加以约束,称为综合约束;,并且这种映射关系是唯一的,即综合结果是唯一的。18大规模可编程器件主要有FPGA、CPLD两类,下列对FPGA结构与工作原理的描述中,正确的是__C__。;