文档介绍：南京铁道职业技术学院EDＡ技术及其应用实验报告
实训课程：ＥDA技术及其应用
实训项目：基于FPGA的四人抢答器
指导老师:于淑萍
姓名：张秀梅
班级:电子信息11０1
学号：19
２01２年１2月21日星期五
基于FPGＡ的四人抢答器设计
顶层原理图：
四人抢答器工作原理：
＠功能要求：
1、１）有多路抢答,抢答台数为4；
2）具有抢答器开始后20秒倒计时，2０秒倒计时后五人抢答显示超时，并报警；
3）能显示超前抢答台号并显示犯规报警；
2、系统复位后进入抢答状态,当有一路抢答按键按下,该路抢答信号将其余各路抢答信号封锁,同时铃声响起，直至该路按键松下，显示牌显示该路抢答台号。
＠设计说明：
四人抢答器框图：
与门
显示
电路
与门
与门
与门
抢答保持电路
抢状态答
倒计时电路
译码输出
K3
K4
K2
K1
反馈信号
停止信号
开始
四人抢答器框图
系统复位后,反馈信号为高电平，使Ｋ１,K2，K3，K4输入有效，当抢答开始后，在第一个人按键后,保持电路输出低电平,同时送显示电路，让其保存按键的台号并输出，并反馈给抢答台，使所有抢答台输入无效,计时电路停止。当有人在规定时间无人抢答时，倒计时电路输出超时信号。当主持人开始未说完时，有人抢先按键时将显示犯规信号。
三、各功能模块的语言源文件：
＠:
modｕｌe　cnt20（sｔop，starｔ,rｅset,CLK，ｑ,yｅllow,grｅen,reｄ)；
　　　inpｕt stoｐ，start,reｓｅｔ，CLK；/／定义四个输入,开始、停止、复位、时钟
oｕtｐuｔ［7:0]ｑ; /／定义输出
　ｏutｐuｔｙellow,green，ｒed；
wｉｒe yｅｌlow,grｅen,rｅｄ;
wirｅ［7：0]q；/／定义内部连线
iｎtｅｇer tｍp1，tｍｐ2,CA;
always@（poｓedge ＣLK)ｂegin/／时序过程
　　if（reset）ｂeｇin　tmｐ1=０;tmp２＝2;CA=0；ｅnd
　　　ｅlse　iｆ（ｓtop＝=0）ｂegin
　　　ｉｆ（stａrt）bｅgin
　　　 if(tmp1=＝0)begｉn
　　　 if（tmp２＝=0)bｅgiｎ　ＣA＝1；ｅｎd
　　　else bｅgｉn tmp2=tｍｐ２-1；ｔmp1＝９；eｎd
　　　 end
　　 else bｅgｉn tmｐ1=tmp1－1;ｅnd
ｅｎd
　 end
ｅnd
ａssｉgn yellow＝CA；
　ａssｉｇn q［7：4]=tmp２；
assigｎ　q[3：0]=tmp1；
assign　gｒeen=stop&stａrｔ;
assｉgｎ　ｒeｄ=sｔop＆(~start)；
ｅndmｏdｕｌｅ
@：
ｍoｄuｌe　fｉｒst(ｒ