基于FPGA的LVDS学习报告.ppt

文档介绍：基于FPGA的LVDS接口应用 学习汇报
汇报人:张兴
1、什么是差分信号？
差分信号利用两根导线来传输数据，我们主要研究低压差分信号（Low Voltage Differential Signal，LVDS)。在正引线上，电流正向流动，负引线构成电流的返回通路，接收器仅仅给出两传输线上的信号差,因此共模噪声信号将被抑制掉。LVDS一般用恒流源驱动器，在接收侧一般是简单的 100 W电阻。
LVDS电路工作原理图
LVDS工作原理解释
当 A1、A2 开通时，B1、B2 关闭，电流由驱动器的 A1 流出，经过传输线和电阻后从 A2 流回，当 B1、B2 打开时，A1、A2 关闭，电流由驱动器的 B1 流出，经过传输线和匹配电阻后从 B2 流回，由图1可以看出两种状态的电流流向随着状态的翻转而改变，在接收端采集到匹配电阻的压降不同，从而产生了有效的逻辑“0”和逻辑“1”状态。
LVDS的优点
高速 LVDS 信号一般只有 350~400mV 的逻辑摆幅，较小的摆幅缩短了信号的转换时间，因而实现了信号的高速传输，速度可达几百Mbps。
低功耗 LVDS 的驱动器是 的恒流源，它的终端压降是 350mV，因此负载功耗只有 。
低噪声 差分信号传输模式比单端信号传输模式具有更强的共模输入噪声的抑制能力
低成本 简单的CMOS互补结构
2、LVDS接口电路原理示意图
LVDS接口电路连接图
DS92LV18框图