时序逻辑电路测试题.docx

文档介绍：精品资料
可修改
第八章时序逻辑电路
第一节寄存器
一、单项选择题
1. N个触发器可以构成能寄存 位二进制数码的寄存器。（ ）
N-1
N
N+1
2N
个触发器。




，串行输入时经 个脉冲后，8位数码全部移入寄存器中。




.有一个左移移位寄存器，当预先置入 1011后，其串行输入固定接 0,在4个移位脉冲CP作用下, 四位数据的移位过程是（ ）
-0110-1100-1000-0000
-0101-0010-0001-0000
-1100-1101-1110-1111
-1010-1001-1000-0111
.由三级触发器构成环形计数器的计数摸值为（ ）




.如图8-7所示电路的功能为（ ）
国—




.由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。（ ）




.现欲将一个数据串延时 4个CP的时间，则最简单的办法采用（ ）




二、判断题
.时序电路中不含有记忆功能的器件。 （ ）
.移位寄存器74LS194可串行输入并行输出，但不能串行输入串行输出。 （ ）
.时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。 （ ）
.时序电路一定不要组合电路。 （ ）
三、多项选择题
.寄存器按照功能不同可分为（ ）




.数码寄存器的特点是（ ）



D. 一旦停电后存储数码全部消失
（ ）




第二节计数器
一、填空题
.触发器有 个稳定状态，它可以记录 位二进制码，存储 8位二进制信息需要 个触发器。
精品资料
可修改
.按进位体制的不同，计数器可分为 计数器和 计数器等；按计数过程中数字增减趋势
的不同，计数器可分为 计数器、计数器和 计数器。
.要构成五进制计数器，至少需要 个触发器。
. 设集成十进制（默认为 8421码）加法计数器的初态为 Q3Q2Q1Q0=1001，则经过5个CP脉冲
以后计数器的状态为 .
.在各种寄存器中，三版一二进制数码需要 个触发器。
二、单项选择题
.按各触发器的CP所决定的状态转换区分，计数器可分为 计数器。（ ）
、减法和可逆
B. 同步和异步
、十和N进制

.将一个D触发器处于技术状态时，下列做法正确的是（ ）
D端接固定高电平
D端悬空
D端与Q端相联
D与Q非端相联
.输出不仅与当时的输入信号有关，而且还与电路原来的状态有关的逻辑电路属于（ ）



D.