文档介绍：为了进一步巩固学习的理论知识，增强学生对所学知识的实际应用能力和运
用所学的知识解决实际问题的能力，开始为期两周的课程设计。通过设计使学生在
巩固所学知识的基础之上具有初步的单片机系统设计与应用能力。
1、通过本设计，使学生综合运用《。
Fall time(Secs) ：下降时间。
Pulse Width ：脉冲宽度。有两种设置方法： Pulse Width(Secs) 指定脉冲宽度， Pulse Width(%) 指定占空比。
Frequency/Period ：频率或周期。
Current Source
:脉冲发生器的电流值设置。
0
图2脉冲发生器属性对话框
图1激励源列表
在图 2 中的“Generator Name ”中输入脉冲发生器的名称，并在相应的项目
中输入合适的值。
(3)设置完成后，单击“ OK按钮。
可用上述讲到的与正弦波类似的方法用示波器观看脉冲发生器的波形。
(二)、芯片介绍
、 AT89C51
AT89C51是一种带4K字节闪烁可编程可擦除只读存储器(FPEROMFalsh Programmable and Erasable Read Only Memory )的低电压，高性能 CMOS检微处理器。该器件采用ATME麻密度非易失存储器制造技术制造，与工业标准的 MCS- 51指令集和输出管脚相兼容。由于将多功能 8位CP坐口闪烁存储器组合在单个芯片中，ATMEL勺AT89C5促一种高效微控制器。
AT89C51与MCS-51兼容，可进行1000写/擦循环。有128X8位内部 RAM、32可编程I/O线、两个16位定时器/计数器、5个中断源、片内有振荡器和时钟电路。
各管脚说明：
VCC供电电压。
GND接地。
P0 口： P0 口为一个8位漏级开路双向I/O 口，每脚可吸收8TTL门电流。当
P1 口的管脚第一次写 1 时，被定义为高阻输入。 P0 能够用于外部程序数据存储
器,它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。
P1 口： P1 口是一个内部提供上拉电阻的 8位双向I/O 口，P1 口缓冲器能接收输出4TTL门电流。P1 口管脚写入1后，被内部上拉为高，可用作输入，P1 口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH®程和校
验时，P1 口作为第八位地址接收。
P2 口： P2 口为一个内部上拉电阻的8位双向I/O 口，P2 口缓冲器可接收，输出4个TTL门电流，当P2 口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2 口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2 口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2 口输出地址的高八位。在给出地址“ 1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2 口输出其特殊功能寄存器的内容。P2 口在 FLASHg程和校验时接收高八位地址信号和控制信号。
P3 口： P3 口管脚是8个带内部上拉电阻的双向I/O 口，可接收输出4个TTL 门电流。当P3 口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3 口将输出电流（ILL）这是由于上拉的缘故。
P3 口也可作为AT89C51的一些特殊功能口，如下表所示：
RXD （串行输入口）
TXD （用行输出口）
/INT0 （外部中断0）
/INT1 （外部中断1）
T0 （记时器0外部输入）
T1 （记时器1 外部输入）
/WR （外部数据存储器写选通）
/RD （外部数据存储器读选通）
P3 口同时为闪烁编程和编程校验接收一些控制信号。
RST复位输入。当振荡器复位器件时，要保持RST却两个机器周期的高电平
时间。
ALE/PROG当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的
地位字节。在FLASHY程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变
的频率周期输出正脉冲信号，此频率为振荡器频率的 1/6 。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过
一个ALE脉冲。如想禁止ALE的输出可在SFR8EH6址上置0。此时，ALE只有在执行MOVX MOV的令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。
/PSENN外部程序存储器的选通信号。在由外部程序