现代CMOS工艺基本流程.ppt

文档介绍：现代CMOS工艺基本流程
Silicon Substrate P+
Silicon Epi Layer P-
Silicon Nitride
Transistor Active Areas
Isolation Tren洁净的Si表面
22
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
Gate Oxide
栅氧化层生长
栅氧化层生长
工艺中最关键的一步
厚度2~10nm
要求非常洁净，厚度精确(±1Å)
用作晶体管的栅绝缘层
23
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
Polysilicon
多晶硅淀积
多晶硅淀积
厚度150~300nm
化学气相淀积(CVD)
24
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
Photoresist
Channel Length
Polysilicon
光刻胶成形
光刻胶成形
工艺中最关键的图形转移步骤
栅长的精确性是晶体管开关速度的首要决定因素
使用最先进的曝光技术——深紫外光(DUV)
光刻胶厚度比其他步骤薄
25
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
Photoresist
Channel Length
多晶硅刻蚀
多晶硅刻蚀
基于***的反应离子刻蚀(RIE)
必须精确的从光刻胶得到多晶硅的形状
26
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
Gate Oxide
Poly Gate Electrode
除去光刻胶
27
Trench Oxide
N- Well
P- Well
Cross Section
Polysilicon
平面视图
完成栅极
28
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
Gate Oxide
Poly Gate Electrode
Poly Re-oxidation
多晶硅氧化
多晶硅氧化
在多晶硅表面生长薄氧化层
用于缓冲隔离多晶硅和后续步骤形成的Si3N4
29
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
Photoresist
光刻胶成形
光刻胶成形
用于控制NMOS管的衔接注入
30
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
Photoresist
Arsenic (-) Ions
N Tip
NMOS管衔接注入
NMOS管衔接注入
低能量、浅深度、低掺杂的***离子注入
衔接注入用于削弱栅区的热载流子效应
31
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
N Tip
除去光刻胶
32
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
Photoresist
N Tip
光刻胶成形
光刻胶成形
用于控制PMOS管的衔接注入
33
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
Photoresist
BF2 (+) Ions
N Tip
P Tip
PMOS管衔接注入
低能量、浅深度、低掺杂的BF2+离子注入
衔接注入用于削弱栅区的热载流子效应
PMOS管衔接注入
34
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
N Tip
P Tip
除去光刻胶
35
Silicon Substrate P+
Silicon Epi Layer P-
P- Well
N- Well
Silicon Nitride
Thinner Here
Thicker Here
N Tip
P Tip
P Tip
Si3N4淀积
Si3N4淀积
厚度120～180