数电实验报告 实验五 加法器范文30.doc

文档介绍：实验五加法器
一、实验目的
1、掌握半加器、全加器的工作原理及逻辑功能。
2、掌握集成加法器的应用。
二、实验设备及器件
1、数字逻辑电路实验板 1块
2、74HC283 1片
3、74HC04 1片
4、74HC00 1片
5、74HC86 1片
三、实验原理
1、半加器
不考虑低位进位,只本位相加,称半加。实现半加的电路,为半加器。
Si=AiBi+AiBi
2、全加器
考虑低位进位的加法称为全加。实现全加的电路,为全加器。
全加器的本位Si,若 Ai、Bi、Ci-1有奇数个1,就为1,否则为0;
全加器的进位Ci+1,若Ai、Bi、Ci-1中有两个或两个以上1,则为1,否则为0
3、多位加法器
(1)串行多位加法
(2)并行多位加法
四、实验内容与步骤
1、用门电路实现全加器。
参照图5-1搭接电路,并测试其功能记录结果在表5-1中。
图5-1小规模集成电路设计的全加器
表5-1 全加器真值表
Ci-1
Ai
Bi
Si
Ci+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
2、用数据选择器实现全加器。
参照图5-2搭接电路,并观察电路的功能。

图5-2 用74HC138设计的全加器
3、用译码器实现全加器。
参照图5-3搭接电路,并观察电路的功能。
图5-3 用74HC153设计的全加器
4、用集成加法器74HC283 实现代码转换电路。
要求:设计一个四位全加器电路,能够完成8421 码到余三码的转换。
74HC283 的引脚图如图5-4 所示,按图5-5 搭接电路,并将观察输出记录结果于表5-2。
图5-4 74HC283 的引脚排列图5-5 8421 码转换成余三码电路
表5-2

输入
输出
D
C
B
A
Y3
Y2
Y1
Y0
0
0
0
0
0
0
1
1
0
0
0
1
0
1
0
0
0
0
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
0
0
1
1