文档介绍：合肥工业大学
硕士学位论文
FPGA片内延时锁相环架构研究与设计
姓名:王忠涛
申请学位级别:硕士
专业:微电子学与固体电子学
指导教师:杨明武
20100401
片内延时锁相环架构研究与设计摘要集成电路设计和仿真依靠其来完成。目前市场上的芯片以欧美大公司的构研究设计及其应用,并在原有架构的基础上提出并设计了兼具更快的锁定速度和稳定的时钟调节能力的新型延时锁相环架构论文介绍了延时锁相环子模块功能定义以及设计等,其中数字控制逻辑依据半定制数字电路设计流程设计完成,鉴相器,可调延时链和时钟生成模块等依据全定制流程设计完成。经过数模混合仿真平台,设计仿真通过并整合至芯片内部。此蛎模块的工作时钟的输入范围为胪嗖废啾染哂懈叩纳杓剖窃谠蠨架构的基础上融入了畇邮奔扑慵际酰优化了敝拥鹘谠怼T诓还嘣黾有酒婊那榭鱿陆洗蟪潭鹊募跎倭ㄊ奔洌徊教岣吡薉和用户设计的系统性能。τ昧煊蚣涔惴海缈梢宰魑J敝庸芾砟?榍度氲紸騀芯片内部,也可以作为在低持谐晌6懒⒌募勺幽?椤T贔可以完成时钟同步,分频,倍频等时钟管理功能,同时可以作为板级设计提供时钟源,简化设计。关键词:延时锁相环;殖】杀喑堂耪罅芯片是领域的重要组成部分,越来越多的产品占主导,国内的可编程逻辑芯片设计和制造尚处于起步阶段,因此这一方向的研究具有重要的价值和意义。论文以一款国内自主研发的工艺型芯片设计为基础,主要介绍了芯片内延时锁相环架墓ぷ髟恚缏方峁棺槌桑芯片完成流片后,δ芗靶阅懿馐源锏缴杓浦副辍8肍贒精度、更低的功耗以及达到了较高的性能指标。快速锁定;时钟管理技术:;
...:;;.疭畐瓸瑀—,.:
插图清单图刺刂破髟硎疽馔肌敝庸芾砭倮蚧峁箍蛲肌敝拥髡安ㄐ巍图锁定窗图示⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..图时钟移相器基本结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图时钟移相器的可配置结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯一图敝由赡?樵硎疽馔肌畇斫峁故疽馔肌敝拥髡獭芯片中峁箍蛲肌挚刂坡呒涂傻餮邮绷础ぷ鹘谂牧鞒獭刺S胧敝拥髡图状态机状态转移图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯逻辑结构示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..图数字控制部分综合后电路框图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图嗥鞯缏方峁雇肌⋯⋯⋯⋯⋯⋯⋯⋯生成信号关系⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯信号波形关系图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图狙邮钡ピ!图邮绷垂δ芙峁埂图友邮绷碨调节示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..缏方峁埂图曜悸龀迳傻缏贰图隤简化结构对比图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯敝拥髡蟛ㄐ巍?榻峁雇肌图畇聿ㄐ问疽馔肌图ê驝调整⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.图嗥鹘峁箍蛲肌图嗥鞒埃秃笮藕滞后于超前于图邮绷醋缘髡低场
信号模拟⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..⋯⋯⋯⋯⋯⋯.⋯⋯⋯⋯⋯⋯图淙胧敝游珼配置成氖涑霾ㄐ瓮肌图淙胧敝游珼配置成氖涑霾ㄐ瓮肌图淙胧敝游琀模式下渲贸的输出波形图⋯⋯.图淙胧敝诱伎毡任:珼配置成氖涑霾ㄐ瓮肌图图矰与髌刀嗡ㄊ奔涠员取寮妒敝有藕诺鹘凇氛模式⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.测试模式系统⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..生成电路⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯傻缏贰图制档缏方峁雇肌图整体仿真电路模型⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..P头抡娴缏方峁埂图分布式网络模型⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯.涑龅缪筕涣鞣抡嫱肌图高频模式下抖跋臁图低频模式下抖跋臁图淙胧敝游珼配置成的输出波形图⋯⋯⋯⋯⋯⋯⋯⋯⋯图淙胧敝游珼配置成的输出波形图⋯⋯⋯⋯⋯⋯⋯⋯。图淙胧敝游珼配置成的输出波形图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯;旌戏抡媪鞒掏肌氪矰锁定时间比较⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..嫱肌图馐匝掌虵敝油缂芄埂
功能仿真波形⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..后仿波形⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯..的庸碳际酢腡加固技术⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯图内вΑ疽馔肌图
表格清单表高/低频模式下的可调时钟频率范围⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表高/低频模式下的可调时钟锁定时间⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表高/低频模式下的动态功耗⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯表仿真模型电路延时值⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯芯片可用逻辑资