文档介绍：D触发器设计实验报告实验目的(1).(2)撰写一个简单的Schematic原理图,利用语法检查器(SyntaxCheck)来修正语法的错误(3)产生测试模板(TestBench)来辅助你的设计.(4)加入系统所需的Constraints文件.(UCFfile)(5)。(6),实现下降沿的D触发器(无空翻).需要一个复位信号RESET,和一个置位信号RET,:X2(CP)X1(D)156765854317654312Z(Q)接线:输入信号:D--------接板子上SW0(FPGA内部“p11”);;CP-------接FPGA内部“B8”(50MHz);RESET-----接板上Btn0(FPGA内部“g12”);SET-----接板上Btn3(FPGA内部“a7”);输出信号:Q---------接板子上灯ld0(FPGA内部“m5”);Q(非)----接板子上灯ld7(FPGA内部“g1”);实验过程建立原始流程表按照输入信号的变化进行时间的划分,由题意可知设立8中不同状态,见上图画出原始流程表:注:X2为CP,X1为D,Z为Q状态激励状态及输出X2X1000111101①/02/0D/d3/021/0②/04/0d/d31/0d/d4/0③/04d/d5/d④/03/058/1⑤/16/1D/d6d/d5/1⑥/17/171/dd/d6/1⑦/18⑧/15/1d/d7/1化简流程表:2Y3YY42,52,5Y5NNNN6NNNNY7NNNNYN8NNNNYYN1234567画出状态合并图:21837456选择最小闭覆盖{(231)(4)(568)(7)}并且用ABCD分别表示:画出状态相邻图;0 1Y2ADCBY101ADBC状态编码设二次状态用y2y1表示,用00,01,11,10分别表示A,B,C,D四种状态,最简二进制流程表如图;二次状态Y2Y1激励函数/Y2Y1和输出ZX2X1=00X2X1=01X2X1=11X2X1=100000/000/001/000/001Dd/d11/d01/000/01111/111/111/110/11000/ddd/d11/110/1画出卡诺图并求出激励函数和输出函数;Y2;Y2Y1X2X100011**********d100111111100d11Y2=Y1;Y2Y1X2X100011**********d1101**********Y1=ZX2X1Y2Y100011**********dd0011111110d111Z=y2;逻辑电路图:逻辑电路代码:moduleD_top_D_top_sch_tb();//InputsregSD;regD;regRD;regCP;//OutputwireQN;wireQ;//Bidirsalways#50CP=~CP;always#20D={$random}%2;//InstantiatetheUUTD_topUUT( .SD(SD), .QN(QN), .Q