文档介绍：DC 图形界面使用说明课前说明: 在进行下面的演示之前需要大家拷一个文件夹 dc_example ,里面有本节课需要用到的文件(包括本讲义) 。这个文件夹在/home/eda236 目录下,大家把它们拷贝到自己的帐号目录下,以备使用。拷贝命令: cp–r ../eda236/dc_example ~ 打开 word 讲义:开始——〉运行——〉打开: ftp:// ——〉登录服务器——〉输入自己的帐号和密码,在 dc_exampl e下找到“ ”。 DC 图形界面的使用: 1. DC 图形界面的启动打开一个终端窗口,进入 dc_example 文件夹( cd dc_example ),写入命令 dv– db_mode ,敲入回车。则 DC 图形界面启动,如下图所示红框处是 DC 的命令输入框, 以下在图形界面上的操作都可以在命令输入框中输入相应的命令来完成。 2. 设置库文件选择 File---- ? Setup 需要设置以下库文件,如下: link_library {* /raid5/tools/lib/smic25/feview_s/version1/STD/Synopsys/ } target_library { /raid5/tools/lib/smic25/feview_s/version1/STD/Synopsys/ } symbol_library { /raid5/tools/lib/smic25/feview_s/version1/STD/Symbol/synopsys/ } ?目标工艺库( Target_library ): 是指将 RTL 级的 HDL 描述到门级时所需的标准单元综合库,它是由芯片制造商( Foundry )提供的,包含了物理信息的单元模型。?链接库( link_library ): 链接库可以是同 target_library 一样的单元库,或者是已综合到门级的底层模块设计,其作用如下: 在由下而上的综合过程中, 上一层的设计调用底层已综合模块时, 将从 link_librar y 中寻找并链接起来。?符号库( symbol_libray ): 显示电路时,用于标识器件,单元的符号库。点 OK ,设置完成。 3. 读入 verilog 文件选择 File--- ? Read 在打开文件对话框中选中要打开的文件,在这里我们选中 文件。在 Log 框中出现 essfully 字样表明读入文件成功。相应命令: read_file 点击红色箭头所指的按钮可以查看该电路的 symbol 图。 4. 设置约束条件 设置时钟约束在 symbol 图上选中 clk 端口选择 Attributes----- ? Specify Clock 出来设置时钟约束的对话框,按下图设置,给时钟取名为 clock ,周期 20ns ,上升沿 0ns , 下降沿 10ns 。点击 OK ,时钟约束设置完成。相应命令: creat_clock 设置复位信号约束在 symblo 图中选中 rst_n 端口( 在本例中它是复位端口), 选择 Attributes----- ? Optimization Directives----- ? Input Port 勾选 Don ’t work 选项,点击 OK 。相应命令: work 设置输入信号延迟约束同时选中输入端口 a,b,c 选择 Attributes---- ? Operating Environment----- ? Input Delay 设置 Relative to clock 为 clock ( 即我们刚才加约束的时钟信号), 并设置上升延迟为 8ns (根据经验,该值是时钟周期的 40% ,本例中设置了时钟周期为 20ns , 20*=8ns ) 相应命令: set_input_delay