文档介绍：实验一3-8译码器的设计与实现实验目的:1、通过3-8译码器的设计,掌握组合逻辑电路的设计方法;2、掌握组合逻辑电路的静态测试方法;3、初步掌握可编程器件设计的全过程。实验硬件要求:1、输入:用三位拨码开关代表译码器的输入A,B,C;2、输出:用8个LED指示灯代表输出;用一个数码管来显示译码的结果。3、主芯片:AlteraEPF10K10LC84-4。实验内容:功能要求:将三个输入信号看作编码信号,对该三输入的逻辑信号进行译码,输出包含两个显示部分:,如输入信号为“000”,8个LED指示灯中只有表示最低位的LED亮,而其他7个指示灯不亮;,如输入信号为“000”,数码管显示为“0”。编写3-8译码器的VHDL代码,同时完成如下步骤:保存、核查语法是否正确、选择器件编译、建立波形文件、功能仿真、设置管脚。实验步骤:1、分析功能要求,提出设计思路。2、保存、核查语法是否正确、选择器件编译、建立波形文件、功能仿真。3、下面介绍如何设置管脚。1)菜单max+plus2/floorplaneditor(底层平面图编辑器)2)assign/device进入器件选择选项框。器件系列devicefamily选项框中选择flex10k,在器件device中选择EPF10K10LC84-3,随后点击ok。3)在assign菜单下选择pin/location/chip选项,出现pin/location/chip对话框;点击search搜寻管脚:选择input选项,点击list;选中A,随后点击ok,再在此对话框中pin中选择管脚,如选择2,点击add后,锁定管脚,随后按照此方法,将所有的管脚都设置好,随后进行编译,编译结果就可以下载到芯片中了。实验报告要求:分析功能要求,提出设计思路,书写具体的步骤即实验过程中的具体连线。填写下表:拨码开关(代表译码器输入)LED指示灯(代表译码器输出)ABCLED7LED6LED5LED4LED3LED2LED1LED0000001010011100101110111画出原理模块图,画出仿真波形图。要求说明各个模块中信号的用途。实验二多数表决器的设计与实现一、实验目的:1、通过多数表决器的设计,掌握组合逻辑电路的设计方法;2、掌握组合逻辑电路的静态测试方法;3、逐步掌握可编程器件设计的全过程。二、实验硬件要求:1、输入:用3位拨码开关代表多数表决器的输入2、输出:用蜂鸣器的鸣叫表示表决器表决通过;用三个数码管显示裁判所对应的编号。3、主芯片:AlteraEPF10K10LC84-4。三、实验内容:编写多数表决器的VHDL代码,同时完成如下步骤:保存、核查语法是否正确、选择器件编译、建立波形文件、功能仿真、设置管脚。功能要求:有三位裁判,要求当有两个或者两个以上的裁判同意通过时,蜂鸣器开始鸣响,同时在数目管上显示出同意通过的三位裁判的编号。显示的数码管一共使用3个,每一个数码管负责显示一个裁判的编号,当该裁判同意通过时,显示该裁判的编号,不同意通过时,显示的号码为零。技术要求:采用模块化的设计方法,有顶层原理图,有底层程序。四、实验步骤:1、分析功能要求,提出设计思路。2、保存、核查语法是否正确、建立波形文件、功能仿真。3、建立顶层原理图,管脚连