文档介绍：1 、一片集成二—十进制计数器 74L160 可构成() 进制计数器。 A、2至 10 间的任意 B、5C、 10D、2 2 、组合逻辑电路的比较器功能为()。 A 、只是逐位比较 B 、只是最高位比较 C 、高位比较有结果,低位可不比较 D 、只是最低位比较 3 、晶闸管触发电路所产生的触发脉冲信号必须要()。 A 、有一定的电位 B 、有一定的电抗 C 、有一定的频率 D 、有一定的功率 4、当 74 LS94 的Q 3 经非门的输出与 Sr 相连时,电路实现的功能为()。 A 、左移环形计数器 B 、右移扭环形计数器 C 、保持 D 、并行置数 5、 JK 触发器,当 JK 为() 时,触发器处于置 0 状态。 A、 00B、 01C、 10D、 11 6、当 74 LS94 的Q 0 经非门的输出与 S L 相连时,电路实现的功能为()。 A 、左移扭环形计数器 B 、右移扭环形计数器 C 、保持 D 、并行置数 7 、集成运放电路的两输入端外接() 防止输入信号过大而损坏器件。 A 、三极管 B 、反并联二极管 C 、场效应管 D 、稳压管 8 、时序逻辑电路的置数端有效,则电路为() 状态。 A 、计数 B 、并行置数 C 、置 1D 、清 0 9 、微分集成运放电路反馈元件采用的是() 元件。 A 、电感 B 、电阻 C 、电容 D 、三极管 10 、两片集成计数器 74LS192 ,最多可构成() 进制计数器。 A、 100 B、 50C、 10D、9 11 、集成与非门的多余引脚() 时,与非门被封锁。 A 、悬空 B 、接高电平 C 、接低电平 D 、并接 12、 JK 触发器,当 JK 为() 时,触发器处于翻转状态。 A、 00B、 01C、 10D、 11 13 、集成运放电路的输出端外接() 防止负载过大而损坏器件。 A 、三极管 B 、二极管 C 、场效应管 D 、反串稳压管 14 、当初始信号为零时,在阶跃输入信号作用下,积分调节器() 与输入量成正比。 A 、输出量的变化率 B 、输出量的大小 C 、积分电容两端电压 D 、积分电容两端的电压偏差 15、 KC04 集成触发电路由锯齿波形成、移相控制、() 及整形放大输出等环节组成。 A 、三角波控制 B 、正弦波控制 C 、脉冲形成 D 、偏置角形成 16 、下列不属于集成运放电路非线性应用的是()。 A 、加法运算电路 B 、滞回比较器 C 、非过零比较器 D 、过零比较器 17 、下列不属于组合逻辑电路的加法器为()。 A 、半加器 B 、全加器 C 、多位加法器 D 、计数器 18 、锯齿波触发电路中双窄脉冲产生环节可在一个周期内发出间隔() 的两个窄脉冲。 A、 60°B、 90°C、 180 °D、 120 ° 19 、时序逻辑电路的数码寄存器结果与输入不同,是() 有问题。 A 、清零端 B 、送数端 C 、脉冲端 D 、输出端 20、 555 定时器构成的多谐振荡电路的脉冲频率由() 决定。 A 、输入信号 B 、输出信号 C 、电路充放电电阻及电容 D、 555 定时器结构 21 、集成译码器 74LS42 是() 译码器。 A 、变量 B 、显示 C 、符号 D 、二-- 十进制 22 、处于截止状态的三极管,其工作状态为()。 A 、射结正偏,集电结反偏 B 、射结反偏,集电结反偏 C 、射结正偏,集电结正偏 D 、射结反偏,集电结正偏 23、电容器上标注的符号 224 表示其容量为 22× 10 4()。 A、FB、μFC、 mFD、 pF 24、“ BATT ”变色灯是后备电源指示灯,绿色表示正常,红色表示()。 A 、故障,要更换电源 B 、电量低 C 、过载 D 、以上都不是 25 、集成计数器 74LS161 是() 计数器。 A 、二进制同步可预置 B 、二进制异步可预置 C 、二进制同步可清零 D 、二进制异步可清零 26、 KC04 集成触发电路中 11 脚和 12 脚上所接的 R8 、 C2 决定输出脉冲的()。 A 、宽度 B 、高度 C 、斜率 D 、频率 27 、在晶闸管可逆调速系统中,为防止逆变失败,应设置() 的保护环节。 A、限制β min B、限制α min C、限制β min和α min D、β min和α min 任意限制其中一个 28、 KC04 集成触发电路由锯齿波形成、() 、脉冲形成及整形放大输出等环节组成。 A 、三角波控制 B 、移相控制 C 、方波控制 D 、偏置角形成 29 、当 74 LS94 的控制信号为 10 时,该集成移位寄存器处于() 状态。 A 、左移 B 、右移 C 、保持 D 、并行置数 30、三极管的 f α高于等于() 为高频管。 A、 1MHz B、